智原科技采用新思科技SpyGlass Design Handoff套件确保高设计质量

　　新套件提供检查、报告和封装ASIC设计所需的基础框架

　　加州山景城2019年7月1日 \/美通社\/ --新思科技（Synopsys， Inc.） （Synopsys， Inc.，纳斯达克股票代码：SNPS）近日宣布，领先的无晶圆ASIC和IP提供商智原科技（Faraday）采用了新思科技SpyGlass®Design Handoff套件。智原科技部署了SpyGlass Design Handoff套件，在开始ASIC设计服务和生产之前确保ASIC设计能满足设计质量要求。该套件提供移交给设计服务团队之前检查、报告和设计封装所需的基础框架。SpyGlass Design Handoff套件还将整合执行智原科技IP和片上系统（SoC）设计资格要求所需的软件和方法。

智原科技研发高级副总裁助理Kun-Cheng Wu表示：“我们与新思科技密切合作，改进RTL级第三方硅IP和片上系统设计交付质量验证工艺。智原科技正使用SpyGlass Design Handoff套件来保证从IP提供商和用户移交时的设计质量，减少ASIC生产前的错误和迭代，并为用户缩短上市时间。”

智原科技要求IP提供商和用户使用SpyGlass Design Handoff套件验证他们的设计，以确保移交前的最低完整性水平。行业领先的静态解决方案SpyGlass是用于规则检查的工具。SpyGlass Design Handoff套件附带了必要的方法学和脚本，用于生成设计摘要、仪表板和数据手册，详细说明所有要求的执行情况。

新思科技芯片验证事业部工程副总裁Sridhar Seshadri表示：“高质量的IP和设计交付产品是高效ASIC生产的关键要求。我们相信SpyGlass产品能够改善IP和ASIC设计在半导体生态系统成员之间的移交。”

上市

SpyGlass Desgin Handoff Kit现已上市。

更多资源

了解SpyGlass详情，请访问：https：\/\/www.synopsys.com\/verification\/static-and-formal-verification\/spyglass.html。