亚1纳米栅长晶体管器件工艺流程示意图、表征图以及实物图 清华大学供图晶体管是芯片的核心元器件。更小的栅极尺寸可以使得芯片上集成更多的晶体管，并带来性能上的提升。近日，清华大学集成电路学院教授任天令团队在小尺寸晶体管研究方面取得重要进展，首次实现了具有亚1纳米栅极长度的晶体管，该晶体管具有良好的电学性能。相关成果以“具有亚1纳米栅极长度的垂直硫化钼晶体管”为题，在线发表在《自然》上。
1965年，英特尔公司创始人之一的戈登·摩尔提出：“集成电路芯片上可容纳的晶体管数目，每隔18-24个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”该论断也被称为“摩尔定律”。过去几十年，晶体管的栅极尺寸在摩尔定律的推动下不断微缩，然而近年来，随着晶体管的物理尺寸进入纳米尺度，电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重，这使得新结构和新材料的开发迫在眉睫。
根据国际器件和系统路线图（IRDS2021）报道，目前主流工业界晶体管的栅极尺寸在12纳米以上，如何促进晶体管关键尺寸的进一步微缩，引起了业界研究人员的广泛关注。
在极短栅长晶体管方面，学术界此前也做出了很多探索。2012年，日本产业技术综合研究所在国际电子器件大会报道了基于绝缘衬底上硅实现V形的平面无结型硅基晶体管，等效的物理栅长仅为3纳米。
2016年，美国的劳伦斯伯克利国家实验室和斯坦福大学在《科学》期刊报道了基于金属性碳纳米管材料实现了物理栅长为1纳米的平面硫化钼晶体管。
为进一步突破1纳米以下栅长晶体管的瓶颈，任天令研究团队利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场控制垂直的二硫化钼（MoS2）沟道的开关，从而使等效的物理栅长度降为0.34纳米。再通过在石墨烯表面沉积金属铝并使其自然氧化，完成了对石墨烯垂直方向电场的屏蔽。此后，科研人员使用原子层沉积的二氧化铪作为栅极介质、化学气相沉积的单层二维二硫化钼作为沟道，最终完成了具有亚1纳米栅极长度的晶体管。
研究发现，相较于体硅材料，单层二维二硫化钼具有更大的有效电子质量和更低的介电常数，在亚1纳米物理栅长的控制下，晶体管能有效的开启、关闭，其关态电流在pA量级。
基于工艺计算机辅助设计（TCAD）的仿真结果进一步表明，石墨烯边缘电场对垂直二硫化钼沟道的有效调控，预测了在同时缩短沟道长度条件下，晶体管的电学性能情况。研究人员表示，这项工作推动了摩尔定律进一步发展到亚1纳米级别，同时为二维薄膜在未来集成电路的应用提供了参考依据。
相关论文链接：https：//doi.org/10.1038/s41586-021-04323-3
来源：中国科学报
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
