埃米时代来临，背面电轨成为先进制程最佳解决方案，包括台积电、英特尔、imec（比利时微电子研究中心）提出不同解方，锁定晶圆薄化、原子层沉积检测（ALD）及再生晶圆三大制程重点，相关供应链包括中砂、天虹及升阳半导体等受惠。本文引用地址：
背面电轨被半导体业者喻为台积电最强黑科技，成为跨入埃米时代最佳解决方案，预估2026年启用。目前全球有三种解决方案，分别为imec的Buried Power Rail、Intel的PowerVia及台积电的Super Power Rail。代工大厂皆开始透过设计技术协同优化（DTCO）有效地安排互连，有望提早实现系统级晶圆。
业界人士分析，晶背供电有几个技术突破点，其中，要对晶圆（wafer）背面进行打磨，令其薄到将近可以接触电晶体，但同时，这样会使wafer刚性大打折扣，因此在正面打磨完后，必须在wafer正面键合一片载体晶圆（carrier wafer），来承载背面制造过程；另像nTSV（纳米硅穿孔），为要确保纳米级孔中铜金属涂布均匀，也需要更多设备协助检测。
台积电所采用方式最直接、有效，但代价是生产复杂且昂贵。为反映价值，台积电在价格方面也进行调整，据悉先进制程部分已成功涨价，并在明年元月1日调涨，特别针对3/5纳米AI产品线，调整5％～10％。
业界人士透露，这次台积硬起来，向苹果等众多客户反映价值，主要也是为应对设计难度复杂化。
随晶圆代工进入埃米时代，架构、电路设计大幅度调整，为了在芯片表面积腾出更多空间，将供电移至背面已为主流共识；目前以英特尔的PowerVia和台积电的Super Power Rail最具量产实力。
供应链透露，打入台积电后，等同晋级国际杯机会，因为台积电是业界最高标准，国际大厂也会来寻求合作，相当于台积电带领众多供应链一同成长；业者指出，先进制程每家作法皆不同，在非规格品加持之下，量、价同步提升；由台积电带起的硅经济火车头持续前进。
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
