了解更多关于抖动的信息,即改善表现出差分非线性(DNL)误差的模数转换器的无杂散动态范围。
本文引用地址:
在上一篇文章中,我们讨论了如何通过打破量化误差和输入信号之间的统计相关性来使用抖动来提高理想量化器的性能。理想情况下,我们的意思是ADC传递函数具有均匀的步长。换句话说,理想的ADC具有零DNL误差。抖动的这种应用在需要高SFDR的无线电接收机中尤为重要。
在本文中,我们将讨论抖动的另一个重要应用,即改善现实世界中出现DNL误差的a/D转换器(如AD6645)的SFDR。抖动的这种应用在当今需要高SFDR的无线电接收机中尤为重要。
ADC静态和动态线性度
在开始之前,让我们先快速回顾一下提高ADC线性度的主要局限性。尽管ADC使用不同的架构和电路实现,但它们有两个主要的非线性源:采样保持(S/H)电路和ADC的编码器部分。S/H非线性的一部分源于这样一个事实,即它的转换速率有限,当输入是具有大振幅的高频信号时,可能无法足够快地跟随输入。缺乏表现出足够转换速率的S/H是许多ADC无法提供高于几兆赫信号带宽的高SFDR的关键原因。这也解释了为什么S/H的非线性是频率相关的。S/H在确定ADC的动态(或AC)线性度方面起着关键作用。
另一个非线性源是ADC编码器部分。对于给定的ADC相位,编码器部分主要处理DC信号,因为它位于S/H之后。因此,编码器非线性对系统的静态(或DC)非线性有贡献。这种非线性成分在理想情况下不会随频率变化。静态非线性的特征是ADC传递函数中的DNL和INL(积分非线性)误差。“静态非线性”一词可能用词不当,因为这种非线性分量不仅影响直流信号,在处理交流信号时还会降低线性度。
注意哪种非线性类型占主导地位!
本文要记住的另一件重要事情是,对于许多ADC,S/H是非线性的主要来源。在这种情况下,随着输入接近奈奎斯特频率,谐波失真性能迅速下降。如果S/H是限制因素,那么外部无法显著提高ADC的线性度。然而,一些ADC是专门设计的,具有宽带、高度线性的前端。这使得编码器部分成为非线性的主要来源。使用这种ADC,我们可以使用抖动技术来提高ADC的SFDR。在研究抖动的这种应用之前,让我们仔细看看ADC静态传递函数引入的非线性误差。
传递函数非线性——确定性误差
为了更好地理解静态非线性,我们将以图1所示的传递函数引入的非线性误差为例进行研究。
上图中的红色曲线显示了非线性4位ADC,而蓝色曲线显示了理想的4位响应。如果我们使用上述特征曲线对以4 MHz采样的1.11 kHz正弦曲线进行数字化,我们将在图2中获得以下波形。
在图2中,绿色曲线显示了输入,而蓝色和红色曲线分别是理想和非线性传递函数的输出。通过从红色曲线中减去蓝色曲线,我们可以确定非理想响应引入的非线性误差。如图3中的红色曲线所示。
传递函数非线性引入的误差是确定性误差。这意味着,对于给定的输入电压,误差总是相同的。例如,参考图1,我们观察到6个LSB(最低有效位)的输入总是导致比理想值高3个LSB的输出。这种确定性行为在输入和错误之间建立了相关性。如果输入处于特定频率,我们预计误差在与输入相关的某些特定频率处具有很强的频率分量。
图3可以帮助您更好地理解这种情况。在这种情况下,误差波形不是精确的周期性的;然而,错误的整体形状似乎以有规律的方式重复出现。也就是说,在输入信号的一个周期内有两次重复。这表明误差在输入的二次谐波处具有很强的分量。为了更好地可视化这一点,该图还绘制了2.22 kHz(二次谐波)的正弦波。如您所见,正弦波近似于误差波形整体形状的趋势。
对非线性响应输出进行快速傅里叶变换(FFT),我们得到了下图4中的频谱,其中仅显示了DC到50kHz的范围。
FFT结果证实,二次谐波是非线性响应的主频分量。值得一提的是,主要谐波分量的频率取决于ADC的INL形状。对于图1所示的非线性,有时被称为弓形INL,二次谐波是主要的。对于S形INL,三次谐波是误差的主要频率分量。有关INL形状对D/a转换器(DAC或数模转换器)频谱影响的讨论,请参阅本文。
打破ADC误差与输入之间的相关性
如果我们在输入端添加一个相对较大的随机信号,使ADC的整体输入在ADC传递函数的不同步骤之间以不可预测的方式变化,我们可以在一定程度上减少确定性失真。这一概念如图5所示。
添加随机信号(或抖动信号)后,给定的输入并不总是转换为相同的输出电平。因此,即使输入恒定,误差也会随着时间而变化。例如,考虑将6个LSB的输入应用于图1中的传递函数。如果没有抖动,误差总是3个LSB。现在考虑一下这个悬而未决的案子。假设抖动信号偶尔等于2个LSB。在2个LSB处,非线性误差变为零。由于误差在0到3个LSB之间变化,因此与未受影响的情况相比,误差平均值减小了。这个简单的例子展示了抖动如何消除输入和非线性误差之间的相关性,从而减少确定性失真。抖动通过使转换器的DNL误差非定域或随机化来实现这一点。通过消除与输入的误差相关性,谐波分量被传播到噪声基底中,SFDR得到改善。
通信系统抖动技术
抖动技术在通信系统中特别有用。对于许多通信应用,输入可以是远低于ADC满量程的小信号。这个小信号执行相对较少的ADC代码。如果这些代码表现出较大的DNL误差,则输出将包含明显的谐波失真。
请注意,对于满标度(或大)信号,DNL误差在某种程度上是固有的平均值。原因是大信号会执行ADC的所有代码。因此,当信号幅度降低到比满量程值低20dB时,表现出88dBFS的满量程SFDR的ADC可能只提供80dBFS的SFDR。在这种情况下,抖动技术可能有助于我们在低信号电平下保持ADC的SFDR性能。应当注意,由于输入电平较小,我们可以在不过度驱动ADC的情况下将抖动信号添加到输入端。
ADC噪声——我们不是在丢失信息吗?
你可能会问:我们不是因为在输入信号中添加了相对较大的噪声而丢失了信息吗?答案是信息似乎在时域中丢失了。然而,正确选择噪声信号以及信号处理技术,使我们能够重建原始信息。一种解决方案是减法抖动。在这种情况下,图5中的基本图被修改为下图(图6)。
在减法中,引入输入端的噪声以相反的极性添加到输出端,从而消除系统输出端的净抖动噪声。另一种用于通信系统的有趣技术是使用频率内容在所需信号带宽之外的窄带噪声。几百kHz的小带宽通常足以用于抖动信号。带外噪声的两个可能位置接近直流或略低于奈奎斯特频率(fs/2,其中fs是采样频率)。这两个频率区中的一个不用于大多数可用于抖动目的的通信系统。在这种情况下,抖动可以很容易地在输出端被过滤掉。
使用我们的假想ADC
让我们使用图1中的传递函数来检查这种技术。为此,我们将振幅为2 LSB、直流值为7.5 LSB的1.11 kHz正弦曲线应用于该ADC。这样的输入练习ADC的中频码。从略高于0 Hz到30 kHz范围的输出频谱如图7所示。
对于这种特殊的输入,有几个不同的谐波分量,但主要的仍然是二次谐波。将这些值转换为分贝,我们发现SFDR为17.47 dBc。为了产生抖动信号,我们可以使用Matlab的“randn”函数产生具有2个LSB RMS(均方根)的宽带高斯噪声。应用以1.94 MHz为中心的通带为100 kHz的带通滤波器,宽带噪声被转换为略低于fs/2的窄带抖动。抖动信号的频谱如下图8所示。
由于抖动信号是原始噪声的带限版本,我们可以使用以下方程来确定抖动信号的方差:
插入数字,我们得到:
取该值的平方根,抖动信号的均方根为0.45 LSB。抖动的峰峰值可以估计为6.6 x 0.45=2.97 LSB(RMS高斯噪声通过乘以6.6转换为峰峰值)。请注意,抖动的峰峰值足够小,不会使ADC过载。应用抖动后,我们得到以下输出光谱(图9)。
可以看出,谐波得到了显著抑制。将这些值转换为分贝,我们得到的SFDR为27.9 dBc,与无阻尼的情况相比提高了10.43 dB。抖动通过将信号杂散扩展到噪声基底来抑制谐波分量。
ADC3424模拟数字转换器的测试结果
下图10显示了ADC3424在70 MHz输入下的输出频谱。
ADC3424在70 MHz输入下的输出频谱。
ADC3424提供抖动功能作为内部功能。关闭内部抖动后,SFDR为91 dBc。然而,随着内部抖动的激活,杂散扩展到本底噪声中,SFDR增加到99 dBc。
抖动技术限制
提供ADC SFDR显著改善的适当抖动水平取决于该特定ADC的架构和其他属性。SFDR的改善还取决于输入信号的幅度以及抖动的幅度。还应注意的是,超过一定水平的噪声,SFDR可能不会显著改善。例如,考虑ADI公司的AD6645。该设备采用多级架构。使用这种类型的ADC架构,DNL误差具有重复模式,当输入扫过ADC输入范围时,DNL图中会出现一些尖峰。下图11显示了AD6645在其输入范围的一小部分上的DNL图。
在AD6645的情况下,尖峰每512个LSB出现一次。实验发现,适用于这种特定ADC的抖动水平为1024 LSB峰对峰或155 LSB RMS。应用更大的抖动并不能显著提高AD6645的SFDR。对于该ADC,抖动的峰峰值等于两个DNL尖峰之间的码距离的两倍。然而,我们不能得出结论,这是所有多级ADC的一般规则。
要了解有关抖动技术的更多信息,请参阅ADI公司的“用抖动克服转换器非线性”。
“掌”握科技鲜闻 (微信搜索techsina或扫描左侧二维码关注)