了解高速ADC中增加SFDR的局限性_新浪科技

了解模数转换器（ADC）中的两个非线性源，无杂散动态范围和信噪比（SNR）。

本文引用地址：

无杂散动态范围是表征电路线性性能的常用方法。本规范在处理通信系统时特别有用。本文考察了A-D转换器（ADC）的一般功能，试图解释限制ADC SFDR性能的两个主要非线性源，即采样保持（S/H）电路和ADC的编码器部分。

我们还将了解ADC中SFDR和SNR（信噪比）之间的一般权衡，并为未来一篇关于应用抖动技术提高ADC SFDR的有趣讨论奠定基础。抖动是一种故意向ADC输入添加适当噪声分量以提高A-D转换系统某些性能方面的技术。添加噪声可以改善SFDR，这听起来像是一种神奇的想法。

然而，在深入探讨之前，让我们快速回顾一下SFDR是什么以及为什么它很重要。

什么是无杂散动态范围（SFDR）？为什么SFDR很重要？

有几种不同的规格可用于表征电路线性。一个常用的规范是SFDR度量。该度量被定义为所需信号幅度与感兴趣带宽上最大杂散的比率（图1）。

图1 显示SFDR度量的图表

当涉及到ADC时，SFDR展示了ADC如何在存在大信号的情况下同时处理小信号。例如，考虑一个接收器应用程序。假设ADC输入由+1 dBm阻断器和-75 dBm期望信号组成。在这种情况下，由于ADC的非线性，大阻断器可能会在ADC输出端产生不需要的杂散。图2中的紫色组件显示了这些不需要的杂散。

图2 紫色显示不需要的杂散的图表

如果杂散足够接近所需信号并且足够大，则会将信噪比降低到不可接受的水平。当今通信系统的严格要求可能需要95 dB范围内的高SFDR值。然而，普通ADC无法提供这种水平的线性。下面的表1比较了ADI公司四个高性能ADC的一些关键参数，可以帮助您了解高性能ADC中的SFDR范围。

表1 四个高性能ADC的关键参数。数据由ADI公司提供

此外，此表突出了信噪比和SFDR指标之间的权衡。对于本表中使用相同IC技术且功耗相同的前三个ADC，SFDR和SNR之间存在反比关系。本文稍后将深入探讨这种权衡的起源。在此之前，让我们回答一个重要问题：在高速ADC中增加SFDR的主要限制是什么？

ADC中的静态和动态线性

ADC是基于多种不同电路架构设计的复杂系统，如闪存、SAR、Δ∑和流水线结构。根据架构和特定的电路实现，不同的电路组件可能是非线性的主要来源。尽管有许多设计，但我们仍然可以认识到在高速ADC中增加SFDR的两个主要局限性，即S/H电路和ADC的编码器部分。为了更好地理解这一点，请考虑图3中所示的SAR ADC的框图。

图3 SAR ADC的框图

SAR数字化算法的第一步是采样阶段，在此期间S/H获取输入值。此样本将在整个转换阶段保留。在转换阶段，将采集的样本与适当的阈值水平进行连续比较，以找到输入的数字等效值。为了确定输出的每个比特，需要一个时钟周期。假设采样阶段也需要一个时钟周期，那么N位SAR ADC需要N+1个时钟周期。图4显示了3位SAR ADC的S/H输出和阈值波形。

图4 3位SAR ADC的S/H输出和阈值波形

这里的重点是，对于给定的转换阶段，无论输入频率如何，S/H之后的电路组件都理想地与直流信号一起工作。因此，SAR ADC的比较器或内部DAC（数模转换器）内的任何非线性都不会随着输入频率而变化。我们可以说，ADC编码器部分的非线性导致了系统的静态（或直流）非线性。静态非线性的特征是ADC传递函数中的DNL（微分非线性）和INL（积分非线性）误差。

S/H非线性怎么样？与有效处理直流信号的编码器部分不同，S/H“看到”交流信号。我们将在下一节讨论S/H非线性的很大一部分如何随输入频率而变化。因此，S/H决定了ADC的动态（或AC）线性。

S/H电路非线性

要了解S/H非线性，请考虑图5所示的简单S/H电路。

图5 S/H电路示例

该基本S/H由采样开关S1和用于存储采集样本的保持电容器（Chold）组成。

电路操作包括两种模式：采样（或采集模式）和保持模式。在采样模式下，开关打开，电容器电压跟踪输入。在采样时刻，开关关闭并将Chold与输入断开。这将启动保持模式，电容器将保持采集的样本。

在实践中，我们不可能有一个理想的零电阻开关。为了强调这一点，上图明确显示了开关电阻Rswitch。开关电阻的热噪声是高分辨率奈奎斯特速率ADC中的主要噪声因素。为了解决这个问题，通常选择保持电容器的值足够大，以限制带宽，从而限制系统的噪声。然而，有限的带宽意味着S/H的输出不能瞬间达到其最终值。这是由于RC网络的时间常数，由下式给出

τ=RswitchChold

图6显示了S/H操作一个周期的示例波形。

图6 S/H电路操作一个周期的示例波形

S/H需要一些时间（如图中的“采集时间”所示）才能在最终值附近的指定误差带内稳定下来。在采集时间之后，S/H能够以较小的误差跟踪输入。采集时间取决于Rswitch、Chold的值和最大允许误差。此外，采集时间对ADC的最大采样率设定了上限。

在实践中，开关电阻不是恒定的，可以随着输入电平而变化。Rswitch对输入的依赖性会导致输入相关的相移，从而产生谐波失真。图7显示了Rswitch随输入电平增加的情况下的示例波形。

图7 Rswitch随输入电平增加时的示例波形。图片由B.Razavi提供

请注意，这种相移（或非线性）会随着频率而变化。例如，在比RC网络极点小得多的频率下，我们的相移为零，R开关的微小变化对线性的影响可以忽略不计。然而，随着频率的增加，相移变得越来越显著。

值得一提的是，R开关随输入的变化只是s/H非线性的一个来源。开关的输入相关电荷注入以及输入相关采样时刻等机制是导致S/H非线性的其他现象。后一种机制是指开关关闭的时刻会随着输入电平而变化。

回转率限制问题

S/H电路的频率相关非线性也可以通过注意驱动保持电容器的电路具有有限的转换速率来解释。图8更详细地显示了典型S/H电路的框图。

图8 更详细的S/H电路框图。图片由ADI公司提供

在该电路中，第一放大器通过向信号源提供高阻抗来缓冲输入。它还提供电流增益来对保持电容器充电。右侧放大器充当输出缓冲器，并在保持模式期间防止S/H输出电压被以下电路的输入阻抗放电。假设输入缓冲器的短路输出电流为ISC。这是缓冲器可以提供给CH的最大电流。因此，转换速率（或S/H输出的最大变化率）由方程1给出。