【文/观察者网专栏作者 心智观察所】
前不久，美国商务部工业与安全局（BIS）一纸禁令，全球EDA“三巨头”——Synopsys、Cadence、西门子EDA——纷纷宣布对华断供。最后一只靴子终于落下，当天“EDA概念股”涨势明显。当最严酷的科技封锁成为现实，中国芯片产业被迫走入全链条自主的终极考场，一场围绕“芯片之母”的国产替代攻坚战已无可回避。
种种迹象显示，芯片博弈已从供应链安全升级为技术体系生存权之争。国产EDA能否在封锁中杀出血路，不仅关乎芯片设计自主权，更将定义中国科技创新的未来疆界——没有退路的战争，往往催生最决绝的突围。
拨开“断供”迷雾，放弃一切幻想
业内人士已经注意到，当天断供传闻释放出来之后，存在一个“梯次传播”现象。西门子EDA首先接到BIS通知，让人感觉美国有司是否对“美企”和“德企”存在一个亲疏有别？直到Synopsys和Cadence以一种相比之前更绝决的态度宣布暂停一切对华客户售后和系统升级服务之后，才让诸如“是否只涉及军用项目”“是否只涉及前沿数字芯片”等带有一些侥幸心理猜测消弭。
FT相关新闻报道
去年年底，BIS就已经把国微芯、东方晶源等大陆EDA企业列进了“实体清单”，紧接着又向韩国施加压力，要求韩企禁用中国产EDA工具。这一系列操作加上这次的大动作，还是让国内半导体行业的一些分析师猜测，BIS是否之后会出台更多管控细则，这个动向是否是关税战博弈的筹码？
诚然，Synopsys投资者关系主管Trey Campbell上周在参加美国银行全球技术会议时，表示断供期间会有一个4周到12周的评论期，虽然停止发货，但还在和政府沟通细则。但毋庸置疑的是，目前这几家公司的AE都不可能给国内的设计公司做售后服务，这种一刀切的断供其实给了中国EDA行业彻底放弃一些幻想，自力更生的机会。
早在2021年上半年，业内人士其实就发现了一些“草蛇灰线”——彼时“三大家”彻底离开中国市场的传闻就已经不绝于耳，之后叠加BIS因袭“瓦森纳协定”之有关EDA相关表述，让中国大陆本土EDA企业有了时不我待之感。
就在那一年，概伦电子登陆科创板，成为“国产EDA第一股”，随后上市的华大九天、广立微，联合快速发展的合见工软、九同方、国微芯等，合力组成了中国EDA版图的突围矩阵。
EDA是芯片设计的“地基软件”，三巨头垄断全球近90%份额。断供不仅卡住3nm等先进制程研发，更将冲击成熟工艺迭代效率。华为、中芯国际等头部企业虽提前储备，但中小设计公司将直面“工具断档”的生存危机。
“三大家”的断供，也许比料想中晚了几年，但无疑此是远非孤立事件，而是美国扼制中国半导体崛起系统性策略的闭环之举，国产替代的终局之战已启。
EDA+IP之路必须要坚决走下去
全球和中国EDA产业，有几组数据值得注意。目前全球EDA产业整体上总市场规模约为150亿美元左右，中国大陆约占其中10%-15%，虽然过去几年平均复合增长率能保持两位数，但增速仍显著低于设计公司的增长规模。因此，业界普遍判断国产EDA仍有巨大的增长空间，这次的断供风潮，也给了国内同行以快速填补市场真空的机会。
作为数字经济皇冠上的明珠，EDA以高精尖著称，但金字塔塔尖这个位置，也说明了它的“小”——仅占万亿数字经济的1%左右。
过去几十年来，“三大家”的成长均伴随着一系列繁复的并购，Cadence和西门子EDA（前身为Mentor）几十年来平均并购次数超过65次，另一家Synopsys更是超过了80次。
十几年前排名第二的Synopsys营收一跃而上反超Cadence，主要原因就是特别看重“EDA+IP”的发展路线，并购IP公司的次数显著多于Cadence，若抛开中国大陆市场不谈，Synopsys的IP业务几乎能占到该公司的一半。
笔者在去年参加西门子EDA产品宣讲会时，企业现场高管特别指出，把“三大家”的IP业务都剔除，如果单独计算EDA，西门子EDA应该不会屈居老三，也反向说明了在EDA这样一个综合体量不大又特别专精的领域持续发展，EDA+IP是经过实践验证过的，可以走得通且能走得广和深的一条路。
从技术演进的维度上看，先进制程芯片集成数百亿晶体管，设计重心从晶体管级转向IP模块级复用。EDA工具需原生支持IP的快速集成、验证与优化，复杂IP如PCIe 5.0、DDR5 PHY的时序、功耗、物理兼容性验证需与EDA工具链深度耦合。若EDA无法对IP进行签核级验证，芯片流片风险将急剧上升。
从商业逻辑的角度看，EDA工具license收入存在周期性波动，而IP授权按芯片出货量收费，能提供长期现金流，Synopsys 2023年IP业务毛利率超90%即是明证。因此，国内EDA厂商若仅聚焦点工具如仿真、布局布线，易陷入同质化价格战，自主IP如AI加速器NPU、安全加密IP可形成技术壁垒，提升议价能力。
国内的EDA厂商中，我们已经看到了先行者。今年概伦电子宣布收购国内最大物理IP供应商之一的锐成芯微，力求形成EDA+IP全链条能力；在此之前，合见工软也在平台化扩展与多维布局上稳健发力，并购北京诺芮IP团队，1年内推出国产首款PCIe Gen5 IP，填补高速接口空白。
目前“三大家”的断供是EDA和IP两个维度的全面断供，业界普遍判断IP断供带来的负面影响要高于之前的预估。综合各方面来看，国产半导体产业从单点工具替代迈向生态级创新之路必须要坚决走下去，甚至需要外力“催熟”市场的方式进一步强化IP标准制定与生态联合，方能在EDA万亿级市场中实现从“并跑”到“领跑”的跨越。
模拟类EDA已有突破，数字前端是攻坚重点
在2023年年底的业绩说明会上，概伦电子总裁杨廉峰表示，在制造类EDA工具领域概伦电子的器件建模及验证EDA工具已经取得较高市场地位，被全球前十大晶圆厂长期采用，在其相关标准制造流程中占据重要地位。他当时指出：“模拟的国产化更高，首先我们和华大九天的优势就在模拟，两家都推，至少在模拟端能够做到全流程产品。”
为何模拟类集成电路的国产化进程中，能在相对较少的时间内完成全流程工具的搭建？核心在于流程本身的自动化需求低、对庞大预制库的依赖小、核心算法挑战更集中于高性能仿真器而非复杂的组合优化问题，生态壁垒相对较低以及市场格局提供了更现实的切入点。这使得国内厂商能够更聚焦于攻克有限但关键的技术难点如仿真引擎、精度、效率，并有机会通过持续迭代逐步构建起可用的全流程解决方案。
法动科技首席科学家赵鹏将其总结为一句话：“相比EDA工具，模拟集成电路其实相对更依赖人，更仰仗工程师的经验。”
但如果把目光从模拟芯片转移至数字芯片，那是另外一片天。
随着对复杂功能的需求日益增长，市场上的大部分芯片采用多核结构。同时，芯片先进工艺制程开始向着更小的5nm、3nm推进，IC设计成本随着工艺节点的进步指数上升，芯片功能和集成度越来越高，所涉及的因素特别多，设计成本随着工艺节点的进步指数上升，芯片功能和集成度越来越高，所涉及的因素特别多，通过设计验证发现设计缺陷和错误愈发重要。
西门子EDA全球副总裁兼中国区总经理凌琳在去年的媒体说明会上向心智观察所阐述：“2005年的时候我听到一个演讲，说设计芯片的验证工作将来会超过70%，当时我很震惊，想说真的有这么高比例吗？但目前看来的确是这样，所有合作伙伴、客户，在芯片验证领域所花的人力物力已经有超过70%了。”
验证环节所需的巨大的人力物力成本，让原型验证和硬件仿真开始出现融合，界限已经逐渐模糊，硬件加速或者硬件原型系统意义逐渐凸显，许多全流程验证工作都依赖于硬件仿真来完成。因此，“左移融合”（shift-left）、可测试性（DFT）、DTCO（打通设计与制造）、“芯机联动”等理念层层推进，共同构成了现代复杂数字芯片成功设计与落地的关键理念框架。
国产数字前端设计EDA工具除了前文所述的“门难进”造成的用户黏性和先进工艺验证场景和反馈闭环问题，还有跨学科培养造成的人才匮乏等难题，面临着技术、生态、资本、人才四重壁垒的叠加。
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
