并行AI RISC-V编译器进入Alpha测试

芬兰的 Flow Computing 已开始对其并行处理单元 （PPU） AI 模块的 RISC-V编译器进行 alpha 测试。

本文引用地址：

PPU 能够通过使用编译器使源代码利用该架构，将任何 CPU 架构增加多达 100 倍。第一次目标编译表明，通过重新编译现有代码，可以显著减少 RISC-V CPU 模型中常见的循环，达到 100 倍的预期性能。

相比之下，只需将一些 CPU 内核替换为 PPU，即可在不更改源代码的情况下进行 2 倍的改进，而无需重新编译。

编译器识别现有源代码中可由 PPU 有效加速的并行元素。分析代码以确定哪些部分可以通过 PPU 加速得到增强，然后编译器将可并行化功能直接分配给 PPU，绕过 CPU 瓶颈。

“我们在早期开发阶段充分证明的是，简单的并行工作负载会导致 CPU 中出现大量循环，而没有 PPU 增强，而在具有 PPU 的 CPU 中，这些循环会显著减少（如果不是实际上消除的话），”Flow Computing（芬兰研究实验室 VTT 的衍生公司）的首席技术官、首席架构师兼联合创始人 Martti Forsell 博士说。

“对于我们的工程师来说，在对集成到 RISC-V CPU 模型中的 PPU 架构的首次测试中，一个出乎意料的积极惊喜是，该软件具有最佳的代码质量。”

该编译器允许将高级程序编译为扩展的 RISC-V 二进制文件，并在 Flow 基于 gem5 的模拟器中执行。gem5 广泛应用于各种公司，特别是在处理器设计、学术研究和嵌入式系统领域。gem5 是一个开源模拟器，支持许多架构，包括 RISC-V，AMD、ARM、Google、Intel、Qualcomm 和 SiFive 等组织将其用于定制处理器设计的研究、开发和性能分析。

设计中的其他模块，如矩阵单元、矢量单元、NPU 和 GPU，也全面受益于 PPU 的性能，并从 CPU 获得重大提升。