纳米压印光刻技术旨在挑战EUV

9 月，佳能推出了这项技术的第一个商业版本，有朝一日可能会颠覆最先进的硅芯片的制造。它被称为纳米压印光刻 （NIL），能够对小至 14 纳米的电路特征进行图案化，使逻辑芯片能够与目前正在量产的 Intel、AMD 和 Nvidia 处理器相媲美。

NIL 系统提供的优势可能会挑战价值 1.5 亿美元的机器，这些机器在当今先进的芯片制造中占据主导地位，即极紫外 （EUV） 光刻扫描仪。如果佳能是正确的，其机器最终将以极低的成本提供 EUV 质量的芯片。

该公司的方法与 EUV 系统完全不同，后者完全由总部位于荷兰的 ASML 制造。这家荷兰公司使用一种复杂的工艺，从千瓦级激光器开始，将熔融的锡滴喷射成波长为 13.5 纳米的等离子体。然后，该光由专用光学器件引导通过真空室，并从图案掩模反射到硅晶片上，以将图案固定在晶片上。

相比之下，佳能的系统被运送到国防部支持的研发财团德克萨斯电子研究所，看起来几乎滑稽地简单。简单地说，它将电路图案压印到晶圆上。

纳米压印光刻：更小、更便宜

NIL 从一个类似于光刻的过程开始。它使用聚焦的电子束在“掩模”上写入图案。在 EUV 中，这个图案被 madeDELETET MADE 在镜子上捕获 DELETE [所以光线会] 然后 IS 将其反射到硅上。但在 NIL 中，由石英制成的所谓主掩模或模具被用来制造多个同样由石英制成的复制掩模。

然后将复制掩模直接压在涂有称为光刻胶的液态树脂的晶圆表面，就像它是印章一样。然后，使用汞灯（1970 年代用于芯片制造的那种）发出的紫外线来固化树脂，并允许从晶圆上取下掩模。因此，来自主掩模的相同图案被印在硅上的光刻胶上。就像在基于光刻的芯片制造中一样，该模式指导 hostDELETE HOST 系列蚀刻、沉积和创建晶体管和互连所需的其他工艺。

“这看起来是一种简单而聪明的方法，可以推进能够实现高精度图案化的无光源纳米光刻，”印第安纳州普渡大学极端环境下材料中心负责人、EUV 光源专家 Ahmed Hassanein 说。“该系统还有一个优势，即它使用的功率更少，与 EUV 系统相比，购买和运行成本应该更低。”

佳能声称，与 EUV 相比，这种直接接触方法需要的步骤和工具更少，从而简化了流程，操作成本更低。.例如，与采用 250 瓦光源的 EUV 系统相比，佳能估计 NIL 消耗的能量仅为其十分之一。

此外，NIL 在晶圆厂洁净室地板上占用的极其宝贵的空间更少。今天的 EUV 系统与双层巴士一样大，约为 200 立方米。但是，由四个 NIL 系统组成的集群占据的体积不到该体积的一半（6.6 x 4.6 x 2.8 米），尽管还需要一个占用另外 50 立方米的掩模复制工具。

20 年的NIL商业化进程

但这种简单性是在漫长而昂贵的开发过程之后实现的。二十多年前，当佳能于 2004 年开始开发 NIL 技术时，几个研究实验室已经开始开发 NIL 技术。2014 年，为了加快进展，佳能收购了 Molecular Imprints， Inc.。（MII） 的 S Thom S Mc S S Mc 的 S Thom S S Mc S 的 S Tho S S Mc S Technologies.该子公司更名为 Canon Nanotechnologies， Inc.，现在是美国的 NIL 开发研发中心。

然而，即使将MII添加到佳能的研发工具箱中，我们还是花了二十年时间才将这项技术推向市场。在那段时间里，佳能光学产品运营副首席执行官岩本一典 （Kazunori Iwamoto） 在东京以北 100 公里的宇都宫的 NIL 生产基地告诉 IEEE Spectrum，佳能不得不跨越几个很高的工程障碍。

在大多数芯片制造中，光刻胶（保持电路图形的聚合物树脂）均匀地涂覆在晶圆表面。但这不适用于 NIL，因为在冲压过程中，多余的树脂会从掩模下渗出，并干扰下一次压印操作，从而导致缺陷。因此，佳能利用其喷墨打印技术，以最佳量涂抹光刻胶以匹配电路图案。此外，光刻胶的毛细管力经过优化，可在接触时将材料吸入掩模的蚀刻图案中。

佳能还必须防止气泡在压印过程中进入晶圆和掩模之间，否则会干扰工具将掩模与晶圆上已有的任何电路特征对齐的能力。答案是设计一种可弯曲的面罩，中间更薄。在冲压过程中，首先对掩模的中间施加压力，将中心向外推，首先与光刻胶接触。然后，两个表面之间的接触继续径向向外，迫使空气从边缘离开和排出。这与您在为智能手机应用屏幕保护膜时为避免产生模糊气泡而采取的措施没有什么不同。

除了通过开发环境控制技术来处理颗粒污染外，对准问题可能是最令人头疼的问题。

当电路图形层一个层叠印时，精确的覆盖控制对于确保过孔（传输信号和电源的层之间的垂直连接）正确对齐至关重要。NIL 工艺允许一些回旋余地，但在纳米级工作意味着很容易发生对准误差。例如，它们可能是由晶圆平整度和表面特征的变化、不精确的晶圆和掩模放置以及压印过程中掩模形状的变形引起的。为了最大限度地减少此类扭曲，Canon 使用了一系列大部分自动化的技术。这些措施包括保持对工作温度的严格控制，施加压电力来纠正掩模形状的变形，以及施加来自激光的热量来膨胀或收缩晶圆，使其与掩模更加对齐。

“我们将这种专有技术称为 High Order Distortion Correction，”Iwamoto 说。“应用它，我们现在可以以 1 纳米左右的精度覆盖电路图形。”

NIL 的台阶和邮票世界

面对所有这些问题，佳能的工程师们已经产生了一种相对简单的光刻工艺。它首先创建一个主蒙版。与其他光刻掩模一样，这是通过使用电子束光刻技术蚀刻图案来实现的。主掩模包含要印刷的电路设计的凸起图案，尺寸为 152.4 x 152.4 毫米，大约是光刻可以产生的最大芯片面积的 25 倍。

从这个主掩码中，制造出多个具有凹陷图案的复制掩码。每个复制掩模最多可以生产 80 批次，每批次包含 25 个晶圆。因此，一个复制品可以为 2,000 个晶圆制作一层电路。

为了说明 NIL 的较低拥有成本，Iwamoto 将其与先进的氟化氩浸没式光刻系统（EUV 光刻的前身，仍在广泛使用）进行了比较，该系统用于产生密集的 20 nm 宽接触孔阵列。Iwamoto 说，对于相同的输出，以每小时 80 片晶圆 （wph） 工作的 NIL 系统可以将拥有成本降低 43%。佳能的目标是通过进一步减少颗粒污染、提高光刻胶质量以及改进和优化 NIL 工作流程，每个复制掩模能够生产 340 个批次的 100 wph 方案。Iwamoto 估计，实现这一目标，与浸没式光刻相比，拥有成本将降至 59%。

早期采用者？

尽管具有潜在优势，但要吸引已经在主流 EUV 上投入大量资金的设备制造商在其运营中添加不同类型的光刻系统并非易事。

“EUV 在过去十年中已成为主流技术，”Hassanein 说。“它克服了许多挑战，能够实现高生产率，并且有办法生产更小的模型。如果 NIL 要参与竞争，它就需要加快生产能力，延长模具的使用寿命，改善颗粒和碎屑管理，并提高产量。

但首先，这项技术必须踏入工厂的大门。Iwamoto 表示，在收到日本和国外潜在客户的多次询问后，他们正在进行讨论并提供 NIL 的演示。除了向德克萨斯州电子研究所运送第一套商用系统外，佳能表示，铠侠（前身为 Toshiba Memory）多年来一直在测试 NIL 系统，现在正在评估生产原型存储芯片的工艺。

Iwamoto 还指出，佳能正在维护积极的 NIL 应用程序路线图。从 2028 年开始，它的目标是生产高分辨率掩模，可以生产具有 20 nm 线宽和 5 nm 覆盖精度的 3D NAND 闪存。对于 DRAM，目标是 10 nm 线宽和 2 nm 覆盖层，而逻辑器件计划达到 8 nm 线宽和 1.6 nm 覆盖层。如果这些目标在该时间范围内实现，同时提高晶圆产量，NIL 可能成为 EUV 的有吸引力的替代品，特别是对于精度和成本效益至关重要的应用。