在欧洲开放创新平台（OIP）论坛上，台积电表示电子设计自动化（EDA）工具和第三方IP模块已为性能增强型N2P/N2X制程技术做好准备。目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和电迁移工具，都已经通过N2P工艺开发套件（PDK）版本0.9的认证，该版本PDK被认为足够成熟。
本文引用地址：
这意味着各种芯片设计厂商现在可以基于台积电第二代2nm制程节点开发芯片。据悉，台积电计划在2025年末开始大规模量产N2工艺，同时A16工艺计划在2026年末开始投产。
台积电N2系列工艺技术相较于其前代的主要增强之处在于纳米片全栅极（GAA）晶体管和超高性能金属-绝缘体-金属（SHPMIM）电容 —— 纳米片GAA晶体管的优势是可以通过调整通道宽度来定制高性能或低泄漏操作，SHPMIM电容则可以增强电源稳定性并促进片上解耦。
与第一代N2工艺相比，N2P会有额外的改进：功耗降低5%-10%（在相同频率和晶体管数量下）或性能提高5%-10%（在相同功耗和晶体管数量下）；而N2X会拥有比N2和N2P更高的FMAX电压，能够为数据中心CPU、GPU和专用ASIC提供更好的性能。在IP层面，N2P和N2X兼容，因此打算使用N2X的公司无需重新开发为N2P设计的任何东西。
台积电还成功缩小了2nm制程节点上的SRAM单元尺寸，将HD SRAM位单元尺寸缩小到约0.0175μm²（约减小了10%），大幅提升SRAM密度。这一改进对于提高处理大批量数据的能力至关重要，因为更大的缓存容量意味着更少的内存访问，从而节省了性能和电力消耗。此外，台积电还开发了RDL（低阻值重置导线层）、超高效能金属层间（MiM）电容，以进一步提高性能。
后续的A16将结合台积电的超级电轨（Super Power Rail）架构，也就是背部供电技术，这可以在正面释放出更多的布局空间，提升逻辑密度和效能，适用于具有复杂讯号及密集供电网络的高性能计算（HPC）产品。
台积电指出目前主要客户已完成IP设计，并已经开始进行验证。按照3nm节点由苹果A系列首发登场来看，首先进行2nm流片验证的很可能还是苹果的A系列芯片。但是由于2nm制程最早也得于2025年量产，所以iPhone17所搭载的芯片很可能还是由台积电3nm打造，需要等到iPhone18上我们才能看到2nm的芯片登场。
前段时间，台积电董事长兼首席执行官魏哲家表示，客户对于2nm的询问多于3nm，看起来更受客户的欢迎。为了应对市场对2nm工艺技术的强劲需求，台积电持续对该制程节点进行投资，加快了2nm产线的建设，并进一步扩大了产能规划。
台积电高雄2nm新厂今天将举行设备进机典礼，该厂是台积电在高雄的首座12英寸厂，原计划相关设备最快2025年Q3进机，现在整体进度较原计划超前半年以上。目前，台积电2nm布局主要是在新竹宝山、高雄新厂两路并进，其中宝山一厂已在今年4月进机、6月使用英伟达cuLitho平台结合AI加速风险试产流程，后续宝山二厂也会维持进度。
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
