PCIe Gen 5 与 Gen 6 的区别

PCI Express（简称 PCIe）是一种处理器与外设之间常用的互连技术，能够通过一个或多个高速串行链路对进行高带宽的数据交换。PCI-SIG 已发布 PCI Express 6.0 规范，开发人员现在可以基于该规范构建兼容的解决方案。

本文引用地址：

作者与 PCI-SIG 副总裁 Richard Solomon 进行了讨论，探讨了 PCIe Gen 6 标准与上一代 PCIe Gen 5 之间的区别，包括 PAM4 与非归零编码（NRZ）的使用差异。

PCI Express Gen 6 标准中包含以下新功能：

• 64 GT/s 的原始数据速率

• PAM4（四级脉冲幅度调制）信号传输

• 242b/256b 编码

• 轻量前向纠错（FEC）和循环冗余校验（CRC）

• 基于 FLIT（流量控制单元）的编码

通过 x16 接口，PCIe Gen 6 可以实现 256 GB/s 的吞吐量。同时，PCIe Gen 6 仍保持向后兼容性，这意味着它可以兼容所有先前版本。

PAM4 信号传输的引入是一个重要的更新，尤其对未来版本有很大影响。开发 PCIe Gen 6 硅片具有更高的挑战性，因为先前版本未使用 PAM4。同时，FEC 和 CRC 支持旨在降低 PAM4 信号传输可能引发的误码率。

FLIT 编码是 PAM4 调制方案的一部分，FEC 和 CRC 协同工作，使带宽提升 2 倍成为现实。FLIT 还要求更新数据包布局，以简化处理和硬件设计，并允许在数据包中包含更多功能。

PCI Express 5.0 相比 Gen 4 带来了多个改进，包括：

• 32 GT/s 的原始数据速率

• NRZ 信号传输

• 128b/130b 编码

从 PCIe Gen 3 到 Gen 5 都采用了 128b/130b 的 NRZ 编码，而更早版本使用 8b/10b 编码。

计算快速链路（CXL）基于 PCI Express，始于 PCIe Gen 5，由 CXL 联盟负责管理，其标准发布独立于 PCI-SIG，但依然基于 PCIe 标准。

CXL 附属内存是 CXL 标准的关键部分。PCIe Gen 6 加上 CXL 的组合将受到超大规模数据中心和数据中心设计者的关注，因为它可以通过 PCIe 连接扩展可用内存。

PCIe Gen 6 标准发布后，Gen 7 规范的工作也在进行中。预计 Gen 7 将再次实现吞吐量翻倍，同时保留 Gen 6 的许多功能，包括 PAM4 和 242b/256b 编码。可能在 2025 年推出。

与此同时，Gen 6 的测试设备已经面市，开发者也在推出相应的硬件。向后兼容性意味着即使在新平台上运行，仍会有很多板卡使用较低速度运行。