消息称三星电子已将 1c nm 内存开发良率里程碑推迟半年，恐影响 HBM4

IT之家 1 月 21 日消息，韩媒 MoneyToday 当地时间昨日表示，三星电子已将其 1c nm DRAM 内存开发的良率里程碑时间从 2024 年底推迟至 2025 年 6 月，而这一变化可能会影响到三星对 HBM4 内存的规划。

三星电子原计划在 2024 年 12 月将 1c nm 制程 DRAM 的良率提升至 70%，达到结束开发工作、进入量产阶段所需的水平。但在实际情况中，三星虽于去年底成功制得 1c nm DRAM 的良品晶粒，整体良率却无法满足要求。

三星上代 1b nm 内存于 2022 年 10 月完成开发、2023 年 5 月量产；如果 1c nm 的开发结束时间定于今年中，那么量产就要落到 2025 年底，两代 DRAM 工艺间的间隔会来到约 2.5 年，这明显长于 1.5 年的业界一般开发周期。

另一方面，三星电子在 DRAM 内存领域的两大竞争对手中，SK 海力士已于 2024 年 8 月宣布 1c nm 开发成功，而美光内部的计划是在今年 4 月完成开发；三星很可能成为最后一家官宣 1c nm DRAM 的三大原厂。

1c nm DRAM 本身的推迟也将影响到后续内存产品的进度，尤其是在三星期许通过其重夺 HBM 市场领导地位的 HBM4 上。三星此前计划在 2025 年内量产基于 1c nm DRAM 和 4nm 逻辑芯片的 HBM4，以领先制程赢得竞争优势。

业内消息人士表示，三星电子也在对 1c nm DRAM 的设计进行调整，并尽可能地加快开发时间。