随着人工智能对算力、存储容量和能效的需求不断提升，忆阻器与存算一体技术正从基础器件研究加速走向芯片架构与实际应用。
近日，泰克科技中国产品技术总监张欣走进清华大学北京市未来芯片技术高精尖创新中心，与高滨老师展开深度对话，围绕RRAM可靠性、存算一体精度、脑机接口、三维集成以及AI辅助测试等前沿方向，探讨新型半导体技术的最新进展与未来机遇。从“如何让新器件真正走向产业化”，到“如何让AI反过来提升科研测试效率”，这场对话为下一代芯片与测试测量技术的发展提供了新的思考。
张欣： 您的团队在28 nm、4 MB嵌入式RRAM研究中，实现了10⁷次耐久性，以及125 ℃下对应10年的保持能力。从测试角度看，新型存储器可靠性验证的关键是什么？
高滨：可靠性是器件原型走向芯片产品、最终实现量产的重要环节。我们首先要通过大量单器件测试，理解退化机理并建立物理模型，再利用模型预测芯片的Retention和Endurance等可靠性指标，最后通过芯片级测试进行验证。
对于传统存储器，Retention、Endurance和Read Disturb已有相对明确的评价方法。但存算一体还涉及计算精度、输入输出模式等更多因素，目前相关标准仍不够完善。未来要推动存算一体的规模化应用，建立更加完善的性能及可靠性评价体系非常重要。
张欣： 存算一体的计算精度会同时受到器件、电路与算法误差影响。您的团队提出的双域计算架构，是如何解决这一问题的？
高滨： 模拟计算存在读取噪声、写入噪声以及电导调制随机性等问题，不同算法对这些误差的容忍程度也不一样。我们的思路是通过软硬件协同，在以忆阻器模拟计算为主的系统中，引入约5%–10%的数字计算，补偿模拟计算误差，在保持高能效优势的同时提高整体精度。
未来，忆阻器的应用也不局限于AI。信号处理、通信以及脑机接口等领域都涉及大量矩阵计算，同样具有应用潜力。尤其在边缘设备和脑机接口中，低功耗与高能效不仅是性能优势，更可能成为技术能否真正落地的关键。
张欣：您的团队正在探索IGZO与RRAM相结合的三维集成技术。为什么三维化会成为存储与存算一体的重要方向？
高滨：随着大模型规模不断增长，存储容量需求也在快速提升，仅依赖二维平面扩展已经越来越难满足需求。
我们正在研究利用IGZO晶体管与RRAM构建可三维集成的1T1R结构。与通过多片芯片堆叠实现集成的方式不同，我们希望像3D NAND一样，在单一衬底上逐层构建存储单元。这种方式有机会在提升存储密度的同时进一步降低成本，推动存算一体技术进入更加广泛的终端应用。
张欣：面对越来越复杂的新材料、新器件和芯片架构，您认为未来的测试测量设备最需要突破什么？
高滨：过去，我们测试一个器件时，会不断观察电学曲线，再根据结果调整测试条件。人始终参与测量过程，实时判断和反馈。但现在已经从单器件走向大阵列和芯片，自动化程序虽然能够快速生成大量数据，却很难在测试过程中灵活调整。
我认为未来的测试应该由智能体驱动，并引入AI辅助。例如，当系统发现阵列中的某些单元无法写入目标电阻状态时，可以自动判断是否需要调整测试电压；同时实时分析数据一致性、识别异常单元，并将结果反馈给研究人员。未来甚至可以将科研团队积累的测试经验沉淀到本地AI模型中，让设备具备更加智能的判断与辅助决策能力。
张欣： 这也是泰克正在关注的方向。以Keithley 4200A-SCS为例，其软件接口和标准测试库已经为自动化开发提供了丰富基础。我们也看到用户开始通过AI工具辅助学习测试库、编写自动化程序。未来如果能够让AI算法进一步与仪器控制和测量流程结合，测试设备就有机会从单纯执行指令，发展为更加智能的科研助手。
从单器件研究到复杂芯片集成，忆阻器和存算一体技术正在不断拓展应用边界，而测试测量也需要随之演进。
当AI进一步融入科研工作流，未来的测试设备或许不再只是数据采集工具，而将成为能够辅助分析、优化测试策略并积累科研经验的智能化平台。从让测量更加准确，到让测试更加智能，泰克将持续关注新型半导体研发需求，与科研工作者共同探索下一代测试测量技术的更多可能。
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
