AI算力竞赛持续升级，高带宽记忆体（HBM）正式迈入新一轮技术分水岭。 随AMD与三星半导体宣布扩大策略合作，锁定HBM4与下一代AI存储器解决方案开发，市场关注焦点已不再局限于DRAM堆叠本身，而是转向「Base Die（逻辑基底芯片）」设计能力。 创意近期完成HMB4 PHY及控制IC之测试片（Testchips），可对标「首家内存厂HBM4样品」; 半导体业界推测，随着Base Die往先进制程推进，内存大厂将越发依赖ASIC业者奥援。
AMD与三星合作，核心在于下一代Instinct MI455X GPU导入HBM4，同步整合EPYC处理器与Helios机架级架构，从芯片到系统全面优化AI运算效能。 三星强调，其HBM4采用第6代10纳米级DRAM与4纳米逻辑Base Die，并结合晶圆代工与先进封装能力，提供一站式解决方案。
供应链消息透露，创意已完成台积电3纳米制程之HBM4 PHY及控制IC测试片，达到12Gbps超高速传输速度，并预计于4月22日台积电技术论坛中展出; 此外，创意更着手准备HBM4E（16Gbps）PHY，采用台积电SoIC-X face-to-face封装平台，并整合TSV（硅穿孔）技术。
业界研判，三星逐步扩大HBM供应版图，并藉由Base Die自制能力强化差异化优势。 SK海力士，虽在HBM3与HBM3E市占领先，并与NVIDIA维持紧密合作，但在HBM4 Base Die逻辑设计与系统整合能力上相对保守。 市场预期，随HBM4设计复杂度攀升，海力士恐需重新强化与ASIC业者合作关系。
法人分析，创意长期深耕先进制程ASIC设计，并与台积电生态系紧密连结，在HBM Base Die开发具备优势; 若海力士为提升竞争力，回头拥抱台厂，将有助补齐逻辑设计与系统整合能力缺口。 此外，台积电在SoIC与CoWoS先进封装布局领先，亦将成为HBM4竞局的重要支撑。
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
