超高速非易失性存储器（UltraRAM）：后硅时代存储器的可行解决方案？

超高速非易失性存储器虽前景广阔，但接口、器件差异性及可制造性方面的长期难题，是否会使其商业落地功亏一篑？

若能打造一款理想的计算存储器，它会是何种形态？尽管细节上众说纷纭，但多数人会认同，它需兼具闪存这类存储型存储器的非易失性，以及动态随机存取存储器（DRAM）这类工作型存储器的高速、高能效与高耐久性。

新兴的 UltraRAM 技术在上述所有维度均展现出巨大潜力。这一设计精妙、极具学术价值的存储器概念，依托精密设计的Ⅲ-Ⅴ 族异质结结构，实现了高速存取与非易失性的融合。早期实验室验证结果令人振奋，证实其底层器件物理机制按设计预期运作 —— 这一成果也让 UltraRAM 作为传统存储器技术潜在替代方案，备受业界关注。

但 UltraRAM 的商业成功绝非板上钉钉。但凡深耕半导体行业多年的人都清楚，从实验室可工作器件到可量产的存储器平台，这一转型从非坦途，反而往往是各类重大挑战集中显现的阶段。对 UltraRAM 的长远发展前景，也需置于这一背景下考量。

实验室验证≠产业化落地

半导体器件技术的研发初期，进展往往聚焦于原理验证，用以证实其物理机制的可行性。这类里程碑式成果至关重要，也令人振奋，但仅凭这些，无法判定一项技术能否实现商业化所需的存储密度、良率与可靠性规模量产。

目前公开的 UltraRAM 相关数据，大多局限于微米级器件在实验室可控条件下的测试结果。其数据保持能力与耐久性，通常是通过外推法推导得出，而非基于具备统计意义的大批量器件验证。在公开文献中，关于决定存储器最终能否落地的先进 CMOS 关键指标，如晶圆级良率、阵列级均匀性、阈值电压分布及集成兼容性等，相关研究鲜有提及。

这种实验室验证与产业化落地之间的差距，在早期技术研发中本属常态，但随着有关该技术已趋成熟的说法不断传出，这一差距的重要性也愈发凸显。

图 1 UltraRAM 的器件结构包含：由砷化铟（InAs）与锑化铝（AlSb）交替层构成的异质结、砷化铟浮栅，以及介质层。

亟待攻克的接口长期难题

遗憾的是，UltraRAM 承袭了一个困扰 Ⅲ-Ⅴ 族器件数十年的难题：实现稳定、低缺陷的界面。这一难题曾让业界试图用砷化镓（GaAs）、铟镓砷（InGaAs）这类传输性能更优异的材料替代硅基逻辑器件的努力屡屡受挫，如今，这一局限对基于同类材料体系的存储器概念而言，依然存在。

在 UltraRAM 器件中，存储电荷处于量子限制区域，电子面密度约为 10¹² 平方厘米⁻²。需注意的是，这一信号水平由异质结的物理特性决定，而非设计裕度。已有研究显示，相关 Ⅲ-Ⅴ 族材料体系的界面陷阱密度通常为 10¹²~10¹³ 平方厘米⁻²・电子伏特⁻¹，与器件存储电荷密度相当，甚至更高。

在这种情况下，陷阱占据状态对器件性能起着关键作用。受这一缺陷影响，UltraRAM 的界面质量必须大幅提升 —— 否则，器件差异性、性能漂移与数据保持能力衰减，仍将是其研发的核心问题，而非次要影响因素。

器件差异性是存储器的 “致命伤”

有人容易将 UltraRAM 的发展轨迹，与其他新兴存储器概念、后硅时代半导体技术的研发路径相类比，但这一推论并不合理。因为存储器器件的工作约束条件，与功率器件、射频器件的核心要求存在本质区别。

例如，功率器件的价值源于少量器件的性能表现，因此良率损失与参数偏差，往往可通过设计裕度、冗余设计或器件分档来缓解。但存储器则截然相反，它要求大量标称一致的存储单元均能正常工作：一枚存储芯片可能包含数十亿个器件，且每个器件都必须在极窄的电压范围内稳定运行。

在这种统计性应用场景下，器件差异性不仅关乎良率，更直接决定器件能否正常工作。某一失效机制在单个器件层面发生的概率或许极低，但当数十亿个器件组成大规模存储阵列时，这一失效就会成为 “致命问题”。正因如此，在其他器件类型中尚可容忍的、由界面引发的性能波动，会导致高密度存储架构出现无法接受的位错误率。

这一本质区别，对 UltraRAM 的材料质量与均匀性提出了极为严苛的要求。

集成落地的现实挑战

部分计算硬件的研发构想提出，要在 Ⅲ-Ⅴ 族材料平台上实现存储器与逻辑器件的集成。这一架构虽在理论上颇具吸引力，但业界此前已对类似方案展开过大量探索，却收效甚微。各大企业曾投入数十年时间研发 Ⅲ-Ⅴ 族 CMOS 技术，最终却遭遇了技术与经济层面的双重挑战，其中，实现足够稳定、低缺陷的氧化物 / 半导体界面，始终是难以突破的瓶颈。

业界已投入大量精力研究硅衬底兼容技术，这一方案能充分利用硅基产线的巨额现有投资。但在保留硅衬底的前提下，大面积制备 Ⅲ-Ⅴ 族异质结会面临位错、晶圆翘曲与热失配等问题。要实现可量产的工业化制造，必须在整片晶圆尺度上解决这些问题。尽管单个器件的实验室验证结果令人鼓舞，但这并不能满足系统级的集成要求。

另一大值得担忧的点是，近期部分建模研究将 UltraRAM 的应用场景拓展至神经形态计算等领域，这类研究往往假设器件可实现理想集成、差异性可忽略不计，且大规模阵列能实现多位精度存储。尽管这类仿真研究是极具价值的探索工具，但并不能替代经实验验证的设计裕度。

开展此类研究时，必须结合实际工况下的量产阵列测试数据。若忽视这一点，仅凭模型推导结论，就可能掩盖实际应用中的约束条件，而这些条件才是决定技术能否落地的关键。

理性看待技术发展，不盲目乐观

毋庸置疑，UltraRAM 是一项令人瞩目的科学成就，也为研究 Ⅲ-Ⅴ 族材料的界面物理特性提供了极具价值的平台。且若未来在界面钝化技术上取得突破性进展，基于同类原理的新型存储器器件也有望应运而生。

但就目前而言，看待这项技术应立足已实现的实验成果，而非仅凭美好愿景。闪存之所以能实现规模化量产，核心基准是其氧化物 / 半导体界面的陷阱密度降至约 10⁹ 平方厘米⁻²・电子伏特⁻¹；在 Ⅲ-Ⅴ 族材料与其本征氧化物之间，实现稳定、CMOS 工艺兼容且陷阱密度达到这一基准的界面之前，UltraRAM 都应被视作一项重要的科研成果，而非可在短期内实现产业化的解决方案。

UltraRAM 的未来，取决于材料科学与界面工程的技术突破，而非舆论造势。若这一长期存在的界面难题能被攻克，UltraRAM 或将推动未来存储器架构的革新；但如果难题始终无法解决，我们就应脚踏实地，让实验证据成为评判、探讨这项技术的核心依据。