芯驰科技E3650：为理想星环OS保驾护航

简介

E3650专为新一代跨域融合的控制型ZCU应用设计。采用最新的ARM Cortex R52+高性能锁步多核集群，支持虚拟化，具备大容量SRAM，支持更丰富可用的外设资源。

E3650搭载了全自研SSDPE SSDP硬件通信加速引擎，可实现所有CAN FD同时工作的情况下零数据丢包。在低功耗场景下，E3650可使用专有的唤醒检测引擎和低功耗CPU来帮助客户轻松实现系统设计，降低整机静态功耗。

E3650还集成了玄武超安全HSM信息安全模块，满足ISO 21434，Evita Full及以上的信息安全标准。与此同时，满足AEC-Q100 Grade 1可靠性和ISO 26262 ASIL D功能安全等级。

产品规格

产品应用

• 跨域融合的区域控制器

• 智能底盘/动力域控

• ADAS智驾域控

产品架构

E3650采用业界领先的多核异构架构，针对不同的实时需求进行了精心设计：

• 高性能Cortex-R52+主核

高算力强实时R52+集群，行业同等级最高主频600MHz

支持锁步模式（Lockstep），满足ASIL-D功能安全要求

专为实时控制优化，中断响应延迟低至纳秒级

• 多功能Cortex-R5辅助核心

超强算力信息安全CPU，吞吐率倍数于竞品的硬件加速器，硬件支持国密算法

低功耗CPU，极致的运行/静态功耗，支持丰富的唤醒源

• 硬件加速单元

SSDPE硬件通信引擎，CAN/CANFD转发不占用CPU

双路GBit以太网（TSN），支持硬件环网架构，可节省Switch芯片

产品内存架构

再强的 CPU，如果没有高效的内存系统支撑，也会成为巧妇难为无米之炊。E3650在内存架构上做了精心设计。

1. TCM（紧耦合内存）

紧耦合内存（TCM，Tightly Coupled Memory）是E3650实时性能的第一道保障。

核心特性

•每核独享128KB

避免总线竞争，访问延迟为零等待周期（2个多功能核各自具有 64KB TCM）；

•直连CPU核心

物理位置紧邻处理器，数据路径最短；

•无缓存干扰

不经过Cache，访问时间100%确定；

典型应用场景

在HaloOS中，可将所有ASIL-D级别的控制代码和中断向量表都部署在TCM中，确保最坏情况执行时间（WCET）的绝对可预测性。

2. IRAM：片上高速公路网

片上SRAM （IRAM）是E3650的第二层内存体系，提供了大容量的的高速存储空间。E3650的IRAM控制器支持ECC功能，可工作在两种模式：

模式一：ECC使能（安全优先）：

•数据 RAM + ECC RAM：采用（64，8）汉明码；

•单比特纠错+双比特检测（SECDED）；

•每 64 位数据 RAM 配备 8 位 ECC RAM，总计提供额外的 1/8 空间用于ECC；

•适用场景：功能安全要求高的关键数据存储；

模式二：ECC禁用（容量优先）

•纯数据存储：ECC RAM空间可转为数据RAM使用，提供额外的存储空间；

•适用场景：对容量需求大、安全等级要求相对较低的应用；

3. CRAM：权限管理的智能网关

在汽车芯片领域，谈到片上存储，大家最熟悉的莫过于上述的 IRAM（Internal RAM）。但芯驰E3650采用的CRAM（Coherency RAM）却远不止是一块简单的内存，它更像是一位智能管家，不仅提供存储空间，还负责数据安全、访问控制和错误防护。

传统MCU的IRAM就像一个公共仓库：任何有权限的模块都能随意读写，没有区域划分，也缺乏数据保护机制。这在功能安全要求日益严苛的汽车电子领域，已经难以满足需求。

芯驰E3650的CRAM则完全不同。它在保留高性能直接访问特性的同时，引入了安全管控能力，让片上存储真正成为系统安全架构的一部分。

优势一：分区管理

CRAM 支持将内存划分为8个独立区域，每个区域都有独立的起止地址和访问权限配置。这就像把一个大仓库改造成了带门禁的分区储藏室，在一颗运行AUTOSAR的汽车ECU中，您可以这样规划：

•区域0-1：存放安全域的关键算法和密钥，仅允许安全核心读写

•区域2-3：存放应用层的实时数据缓冲，允许应用核心访问

•区域4-5：诊断数据区，允许诊断服务读取但禁止写入

•区域6-7：预留给OTA升级临时数据

优势二：多维权限控制

CRAM引入了4级权限体系：

•安全域（SEC） vs 非安全域（NSE）

•特权模式（PRI） vs 用户模式（USER）

每个区域的访问权限可以独立配置为：禁止访问、只写、只读、读写四种模式。CRAM区域规划示例如下，这种设计确保了即使座舱系统的某个第三方App存在漏洞，也无法窃取ADAS系统的传感器数据或篡改安全核心的密钥。

4. 片上非易失性存储 eNVM

芯驰E3650集成专为车规级应用设计的高性能非易失性存储解决方案，提供了16.5MB的非易失存储能力。支持双区架构及 A/B 分区启动、安全启动等关键特性，HaloOS可轻松应用E3650实现安全的OTA升级。

ECC错误保护：

•支持ECC检错机制和记录错误地址；

•对于可纠正的ECC错误，硬件自动重试读取直到数据正确或达到最大重试次数；

•重试次数可配置，并提供重试成功计数器；

HSM安全镜像区域：

•专为硬件安全模块(HSM)预留高安全镜像区域；

•支持HSM密钥区域保护，仅允许HSM读取或HSM核心在特定信号下写入；

5. IRAM_LP：低功耗域的守夜人

相比通用的 IRAM，IRAM_LP 不仅在低功耗模式下可用，更可提供灵活的容量禁用机制，可实现分级功耗控制，支持用户实现分场景功耗策略，运行模式全开，待机模式部分禁用，深度睡眠大幅禁用。

•000: 128KB全开启（高性能模式）

•001: 禁用16KB，保留112KB（性能优先）

•010: 禁用32KB，保留96KB

•011: 禁用48KB，保留80KB

•100: 禁用64KB，保留64KB（平衡模式）

•101: 禁用80KB，保留48KB

•110: 禁用96KB，保留32KB

•111: 禁用112KB，仅保留16KB（极致省电）

6. 外部XSPI接口（扩展串行外设接口）

E3650集成了业界领先的XSPI（扩展串行外设接口）控制器，为系统提供灵活高效的外部存储扩展能力。XSPI是Hyperbus接口的超集，支持Hyperflash和HyperRAM设备访问，同时兼容标准的SPI Flash设备。

核心特性：

•多通道架构

支持双通道1/4/8位数据线SPI flash和HyperRAM，每通道支持2个片选引脚，可同时连接多个存储设备

•高带宽支持

支持8位数据线flash和HyperRAM，提供更高的数据吞吐率

•灵活的数据率

支持SDR（单倍数据率）和DDR（双倍数据率）模式，适应不同性能需求

•XIP模式

支持XIP（就地执行）模式，CPU可直接从外部Flash执行代码，无需先加载到RAM

• 高级特性

•智能预取机制

支持数据预取，多个专用主组（Master Group）和1个共享组，大幅提升连续访问性能

•内联AES128加密

支持内联AES128保护，在数据传输过程中实时加解密，确保存储数据安全

•加密密钥管理

内置加密密钥管理功能，支持多个密钥存储和管理，满足功能安全要求

•主从通信模式

支持主从通信模式，可实现XSPI控制器之间的互联

典型应用场景

•外设扩展

可搭配芯驰 E3010 扩展芯片，灵活拓展 SPI、PWM捕获、PWM输出、ADC等多种数字、模拟接口

•启动代码存储

将启动代码存储在外部Flash，支持XIP直接执行，节省宝贵的片上存储资源

•固件更新存储

存储备用固件和配置数据，支持安全的在线升级

•日志记录存储

利用大容量外部存储记录系统运行日志和诊断数据

通过智能预取和缓存管理，XSPI接口可以有效降低外部存储访问延迟，提升系统整体性能。在DDR模式下，配合8位数据宽度，可以达到极高的数据传输速率，满足实时系统对外部存储的苛刻要求。

7. 确定性内存访问

在硬实时系统中，内存访问的确定性比平均性能更重要。E3650通过以上硬件机制保证：

•独占访问路径

TCM可设置为每核独占，避免总线竞争；

•优先级仲裁

内存总线支持优先级，高优先级任务优先访问；

•缓存锁定

关键代码可锁定在缓存中，避免不确定的缓存miss；

这些设计确保了在最坏情况下，内存访问延迟依然可控，满足硬实时分析的要求。