快科技6月3日消息，上个月，华为正式对外发表韬（τ）定律，为半导体与电子系统的后续演进，提供了一套和过往思路完全不同的全新指导原则。
按照这套体系规划的路径，预计到2031年，基于韬定律打造的高端芯片，晶体管密度有望追平1.4纳米制程的同等水平，不用完全依赖单一维度的制程工艺迭代就能实现性能跃升。
整个韬定律体系以系统性降低时间常数τ为核心目标，旨在驱动芯片从底层电路到上层系统的各层级性能、能效、晶体管密度持续稳步提升，打破过去单靠制程升级拉动迭代的路径依赖。
在具体电路实现层面，韬定律提出通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度，同时有效降低信号传播过程中的电阻和电容负载，最终实现晶体管密度和电路性能的同步大幅提升。
有网友好奇提问，目前行业内的台积电为什么并不着急推进3D堆叠技术落地呢？
怒喵科技创始人李楠回应称，在传统制程迭代没有摸到物理墙之前，全力升级制程工艺依然是回报率最高的一条路，做出来的芯片功耗更低，速度更快，而且各类场景的适用性也最高。
但是沿着传统路径走下去，制程工艺迟早会摸到物理极限撞墙，一旦这条正路走到头了，行业自然会开始考虑其他技术分支，比如3D堆叠和堆叠方式的各类优化，再往下探索演进的话，很自然就会走到韬定律指引的技术路径上。
业内人士分析认为，韬（τ）定律将全方位提振国内芯片产业信心，利好全产业链发展。短期来看，将直接带动国内半导体材料、制造、封测等上下游企业发展；长期来看，为国内芯片设计企业规避先进制程受限风险、突破技术瓶颈，提供了全新的可行路径。
【本文结束】如需转载请务必注明出处：快科技
责任编辑：振亭
新浪科技公众号
“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）
