JEDEC 接近完成 SPHBM4 规范:I/O 引脚数量仅有标准 HBM4 内存的 1/4

JEDEC 接近完成 SPHBM4 规范:I/O 引脚数量仅有标准 HBM4 内存的 1/4
2025年12月12日 10:31 IT之家

IT之家 12 月 12 日消息,JEDEC 固态技术协会美国加州当地时间 11 日宣布,其已接近完成 SPHBM4 内存规范。这里的 "SP" 是 "Standard Package"(标准封装)的首字母简写。

SPHBM4 使用与标准 HBM4 相同的 DRAM 核心层,两者在容量扩展上没有差异。区别在于,SPHBM4 在接口基础裸片 (Interface Base Die) 部分采用了不同的设计,可安装在标准有机基板而不是硅基板上

此外,标准 HBM4 内存拥有 2048 个 I/O 数据引脚,而在 SPHBM4 上这一数量将降低到 512 个。为实现相当的总数据传输速率,SPHBM4 将具有更高的工作频率并采用 4:1 串行化技术。这也是为了配合有机基板支持的凸点间距密度更低的材料特性。

SPHBM4 使用有机基板布线的一大好处是在 SoC 和 HBM 内存堆栈间允许更长的线径,这有利于提升单一封装中集成的堆栈数量,从而进一步提高系统内存总容量。

内存
新浪科技公众号
新浪科技公众号

“掌”握科技鲜闻 (微信搜索techsina或扫描左侧二维码关注)

创事记

科学探索

科学大家

苹果汇

众测

专题

官方微博

新浪科技 新浪数码 新浪手机 科学探索 苹果汇 新浪众测

公众号

新浪科技

新浪科技为你带来最新鲜的科技资讯

苹果汇

苹果汇为你带来最新鲜的苹果产品新闻

新浪众测

新酷产品第一时间免费试玩

新浪探索

提供最新的科学家新闻,精彩的震撼图片