台积电、三星激战2nm光刻机

（来源：Shutterstock EN）

　　▎当前，全球具备5nm及以下制程芯片制造实力的晶圆制造企业，正在展开一场投资超600亿美元、以纳米乃至原子厚度为目标的先进制程竞赛。

　　文丨林志佳

　　来源：钛媒体

　　近期，2nm等先进芯片发展备受行业关注。

　　6月17日台积电举行的技术论坛上，晶圆代工龙头台积电（TSMC）首次披露，到2024年，台积电将拥有阿斯麦（ASML）最先进的高数值孔径极紫外（high-NA EUV）光刻机，用于生产纳米片晶体管（GAAFET）架构的2nm（N2）芯片，预计在2025年量产。

　　与此同时，6月初被美国总统拜登亚洲行接见后，紧接着，韩国三星电子副会长李在镕又马不停蹄奔赴欧洲，有报道指三星电子在阿斯麦获得了十多台EUV光刻机，并于本周起大规模生产3nm芯片，而2nm将于2025年量产。

　　尽管量产2nm芯片依然还需时日，但此时此刻，台积电、三星电子两家芯片大厂不约而同的寻求下一代EUV光刻机，意味着现在“2nm技术战”已经打响。

　　“到了未来的技术节点，间距微缩将减缓，硅晶体管似乎只能安全地微缩至2nm，而在那之后，我们可能就会开始使用石墨烯。”芯片制造的核心软件EDA巨头新思科技（Synopsys）研究专家Victor Moroz的这句话道出了2nm技术的重要性：2nm是硅芯片的最后一战。

　　砸下600亿美元夺nm

　　1965年，英特尔创始人戈登·摩尔提出了大名鼎鼎的“摩尔定律”（Moore's law）理论，即集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍。

　　自此之后，“摩尔定律”一直驱动着集成电路和芯片产业的飞速发展。过去的50年中，芯片里的晶体管密度和芯片的性能，都呈现了指数级的增长，而使用晶体管进行计算的成本和功耗也呈现了指数级的下降。可以说，“摩尔定律”是驱动芯片半导体产业，甚至整个社会在这半个世纪里飞速前进的根本动力。

　　但随着芯片制程进入到5nm、3nm，很多工艺结构的设计已经开始接近于原子层面，对设计的精度、良率都有很高的要求，也使得技术的突破变得愈加困难。因此，如今的芯片微缩，则更加依赖光刻机技术以及新的架构设计的演进方法。

　　当前，全球具备5nm及以下制程芯片制造实力的晶圆制造企业，只有台积电和三星电子两家。而他们却正在展开一场投资超600亿美元、以纳米乃至原子厚度为目标的先进制程竞赛。

　　竞赛开始，先进技术的资本投入至关重要。

　　根据两家公司财报显示，2021年，台积电资本支出达300亿美元，而今年预计资本支出将达400-440亿美元，其中近90%用于先进制程以及特殊工艺技术；三星电子2021年则在半导体领域投资约337亿美元，并预计未来五年投资3600亿美元，主要用于半导体先进制程等。

　　四大核心技术竞争

　　当投入百亿，甚至是千亿美元，如今这场“2nm技术战”中，台积电和三星电子两家公司分别在晶体管结构、光刻、材料、封装等进行核心技术创新竞争。

　　首先是新的晶体管结构。

　　台积电2nm采用纳米片晶体管（GAAFET）结构，相比目前5nm鳍式场效应晶体管（FinFET）架构，GAAFET能更好控制漏电，且性能提升10%-15%，功耗却降低25%-30%。

　　实际上，芯片内部的场效应晶体管，分别包括源极（Source）、漏极（Drain）和栅极（Gate）三部分。随着芯片越做越精密，塞下的晶体管越来越多，栅极越来越细，导致电流就容易“漏出”。

　　为了解决该问题，科研人员研发出FinFET工艺，增加栅极的接触面积，减少电流漏电事件，同时芯片性能也能得到提升——类似“裤腰带”变成“带扣皮带”的方案。

　　而2nm使用的新的GAAFET结构，则是将栅极和漏极彻底包裹住，更好地控制漏电电流。

　　相比台积电，三星更胜一筹，决定在本周开始量产的3nm上，使用GAAFET结构，比台积电提前三年。而且，三星和IBM还分别推出了纳米片MBCFET、垂直晶体管VTFET两种结构，后者提供2倍的FinFET性能，功耗减少85%。不过MBCFET和VTFET目前没有量产迹象。

　　其次是新的光刻机设备。

　　工欲善其事，必先利其器。

　　阿斯麦（ASML）最新研发的高数值孔径极紫外光（high-NA EUV）光刻机，是2nm工艺的关键工具，成为三星、台积电争夺的焦点。

　　光刻机被誉为“皇冠上的明珠”，其利用特殊的光源和玻璃，将晶体管和设计好的电路图投射到硅芯片，来绘制芯片电路，其大小相当于一辆公交车，一家先进芯片工厂通常需要9~18台这样的设备。

　　芯片制造离不开光刻机，且制程越先进，其重要性越凸出，占芯片制造总成本比例也越高，总体来看，光刻机的成本占总设备成本的30%。

　　没有EUV光刻机，就无法制造先进制程芯片。而目前EUV光刻孔径为0.33NA，最多制造3nm芯片。

　　随着芯片越来越精密，更高数值的孔径意味着更小的光线入射角度，也意味着能够用来制造尺寸更小、速度更快的芯片。如今，三星、台积电都希望通过获得下一代EUV光刻机，从而在未来2nm技术竞争上占据优势。

光刻机路线图（来源：阿斯麦）

　　最先进的高数值孔径EUV光刻机，目前只有ASML能够生产。然而，光刻机设备开发难度很大，一年只能生产十几台。随着全球芯片短缺，ASML不得不延迟交付，产能有限，厂商们要买到，并不容易。

　　此次李在镕到访欧洲，主要目的之一就是到荷兰采购ASML下一代EUV光刻机。更早之前，英特尔CEO基辛格为了能追赶台积电、三星，不止是投资入股阿斯麦公司，还提早花高价订购EUV光刻机制造产能。

　　据ASML公布的数据，新的EXE:5000系列high-NA EUV光刻机，镜头数值孔径从0.33NA变为0.55NA，孔径大小增加了67%，有望实现8nm的分辨率。预计这种设备非常复杂、非常大且价格昂贵——每台的成本将超过4亿美元。

　　最后是新材料、新的封装互联技术。

　　其中，材料方面，二维材料是目前半导体行业所关注的重点。台积电此前曾提到，台积电正在研究包括二硫化钨（WuS2）和碳纳米管等二维材料。相比于当前的硅材料，二维材料能够更有效地移动电子，并让芯片实现更节能的计算，更适用于2nm及之后的先进制程。

　　封装互联方面，台积电推出新的系统整合晶片堆叠（TSMC-SoIC）互连技术，解决3D封装堆叠问题，到2035年前，台积电有望实现1μm以内的SoIC互连，从而提高芯片整体供电性能，降低整体电阻，避免受到功率密度提升和电源电压下降的影响。

　　面对台积电当时的风光，三星正苦苦追赶。为了抢在台积电之前完成3nm研发，三星芯片制造工艺直接跳过4纳米，从5nm上升到3nm。

　　如今，台积电、三星两家公司都争夺光刻机，选择非常激进的技术路线制造2nm。但三星的良率、功耗技术上一直是个大问题，尤其曾出现推迟发布的情况，2nm也可能虎头蛇尾。

　　有消息指，台积电有望成为全球第一家率先提供2nm制程代工服务的晶圆厂。

　　三星、台积电争霸，谁着急了？

　　目前，5nm节点后，只有台积电和三星电子进入了先进制程的决赛圈。而2nm，成为了两家公司的“兵家必争之地”。

　　谁能取得优势，谁就能掌握半导体供应链的主动权，成为5G、AI、手机、自动驾驶、高性能计算（HPC）等领域的核心芯片供应商。

　　这是三星和台积电争霸2nm的核心原因——强如苹果、英伟达、AMD、英特尔、高通，都纷纷订购两家公司的先进技术产能。

　　2020年秋季，全球第一款5nm芯片产品出货。该芯片正是苹果在2020年秋季发布会上，首次公布的A14仿生芯片。据了解，这款SoC的晶体管数量达到118亿个，而制造5nm芯片的厂商，正是台积电。

　　有趣的是，台积电、三星电子两家晶圆代工厂激战之际，IBM、英特尔等芯片巨头，也都积极瞄准2nm这一重要工艺节点。

　　其中，2021年5月，IBM对外公布全球第一颗2nm芯片设计。而这颗“重磅炸弹”，不仅为自己正名，还让台积电、三星加快了布局速度。

　　英特尔对此也比较“活跃”。此前，英特尔大踏步进军芯片代工业务，对包括2nm在内的先进工艺制程进行了大手笔投入。2021年7月，英特尔对芯片制程工艺命名进行了修改，并公布了最新的技术路线。英特尔称，2nm（Intel20A）预计2024上半年投产，1.8nm (Intel18A) Lunar Lake 处理器预计2024年下半年量产。

　　不过，鉴于英特尔过去5年都没有按时生产先进芯片，所以英特尔有可能会推迟交付。

　　至于国内，由于难以引进尖端的半导体生产设备等因素，目前，中国大陆只突破了先进封装技术。而在晶圆代工部分，多家龙头企业已转向成熟制程工艺（28nm及以上）制程，其中，SMIC最好的产品是14nm，华虹半导体最好的产品是200mm。

　　正如刚上任的深圳昇维旭技术首席战略官、前紫光集团高级副总裁坂本幸雄所说，在计算逻辑芯片领域，相比台积电2nm，如今14nm是七、八年前的技术。如果缺乏在三、四年后追上台积电的雄心，中国大陆半导体产业差距会不断扩大。